華為提出τ縮放定律，尋找製程微縮之外的晶片演進路徑

來源：iThome | 2026-05-26 URL：https://www.ithome.com.tw/news/176126 作者：陳曉莉

摘要

華為於2026年5月25日在IEEE國際電路與系統研討會（ISCAS）上提出新的半導體發展框架「τ縮放定律（Tau Scaling Law）」，主張透過縮短訊號傳輸與系統執行時間，延續晶片效能與密度提升，以應對傳統製程微縮的物理與成本限制。

核心技術框架

• τ（tau）：訊號傳播所需的特徵時間（時間常數）
• 目標：縮短從元件、電路到系統層級的訊號傳輸與執行時間
• 四個層級優化：
  • 元件層級：降低電晶體與互連線電阻、寄生電容
  • 電路層級：LogicFolding架構，打破平面電路布局限制
  • 晶片層級：軟體、系統架構與矽晶片整合
  • 系統層級：UnifiedBus（靈衢總線）重設計大型運算系統互連

關鍵數據

• 過去6年已設計量產381款基於τ縮放定律的晶片
• 2026年秋季新一代Kirin晶片將首採LogicFolding架構
• 預計2031年高階晶片電晶體密度可達相當於14Å（1.4奈米）等效水準

背景與分析

• 外媒多視此為中國在美國出口管制下尋找先進晶片替代路徑的嘗試
• τ縮放定律整合了3D整合、縮短互連、軟硬體協同等既有半導體方向，非全新物理定律
• 華為常務董事何庭波主導發表演講：《實踐中的新半導體路徑》

衍生頁面

• 華為τ縮放定律Tau Scaling Law晶片演進新框架 — 核心概念
• huawei — 主要組織